下图显示了通过共模阻抗实行的噪声去耦。电途1和电途2通过统一根导线得到电源电压的和接地环途。即使个中一个电途的电压蓦然需求抬高，另一个电途将低落，由于大家电源和两个回途之间的阻抗。

　　串扰扰乱是指一根信号线对相邻信号线的扰乱，大凡发作正在相邻的电途和导体上，其特质是电途与导体之间存正在互电容和互阻抗。比方：PCB上的带状线，信号电平较低，当平行线cm时，串扰就会显示。

　　因为电场可能通过互电容惹起串扰，磁场可能通过互阻抗惹起串扰，所以开始要确认哪个去耦起到紧要用意，是电场（互电容）去耦如故磁场（互阻抗）去耦。功率阻抗和接收器阻抗的乘积可能行动参考，取决于电途和频率之间的筑设。

　　辐射扰乱是指由自正在电磁波开释的辐射惹起的扰乱。PCB中的辐射扰乱是指电缆和内部线途之间的共模辐射扰乱。当电磁波照耀正在输电门途上时，会显示电场对线途的解耦题目，线途上分散的小电压源分为CM（共模）和DM（差模）。CM电流是指来自两根导联的电流险些相称的幅度和一致的相位。而DM电流是指来自两根导联的电流具有一致的辐射和相反的相位。

　　正在PCB打算中最常用的便是低电感接地体例。最大化PCB上的接地面积可能低落体例中的接地电感，云云可能淘汰电磁辐射和扰乱，可能行使区别的技巧将信号接地。

　　正在PCB打算中，最好的技巧是将PCB中个中一层接地，云云可能供应低阻抗，即使不行整层接地，就采用接地网，正在这种状况下，接地电感取决于网格之间的空间。

　　下图为各式地平面操纵图，高速电途亲密地安顿、低速电途亲密电源层。铜填充区域永远接地。不然，或许会充任天线并导致EMC题目。正在电途中需求众个电源的状况下，将电源层和接地层分散可能防御电源互相发生噪声。

　　PCB上的组件该当凭据功效实行分组。比方模仿、数字、电源、低速电途、高速电途。每个组件的信号走线必需维持正在界说的区域内。当信号需求从一个子体例维系到另一个子体例的时间，可能行使滤波器。

　　下图外明了奈何行使分段将四个区别的电途分散。地平面行使未金属化的护城河/通道有用地分隔了电途。电感和电容对每个电途实行滤波，电源层之间的耦合淘汰。

　　PCB 的 EMC 职能还取决于其层的陈列。正在2 层 PCB的状况下，应将所有层用作接地层。即使不或许整层接地，则应安顿接地网。对付4 层 PCB，接地层以下的层应行动电源层 。抢先 4 层的 PCB应具有偶数层，并由瓜代的接地层和信号层构成，以避免显示 EMC 题目。

　　下图显示了环绕中央（层压板）修筑的 FR4 1.6 毫米 4 层 PCB 的叠层。中央是两面都有铜层的厚介电片。中央的顶部和下方增添了薄的预浸料，即介电质料片。对付这种特定状况，中央层 1 和 2 区分代外接地层和电源层。顶层和底层用作信号平面，每侧可能焊接众个组件。众层堆叠的筑设正在 EMC 操纵中起着至合首要的用意。

　　当 IC 处事时，因为其内部布局，它们会以高频实行切换。这种状况会正在 IC 维系轨道中发生开合噪声。即使不职掌这种噪声，它将导致发射，从而导致 EMI 。通过正在 IC 邻近安顿一个去耦电容，可能淘汰 PCB 上开合噪声的撒播并将噪声指挥至地面。

　　串扰用于识别由 PCB 上的一条轨道到邻近另一条轨道的电磁噪声惹起的扰乱。PCB 中的串扰大凡发作正在统一层中并排的轨道或相邻层中的一个轨道上。这种状况外示为噪声，即使振幅过大或许会导致滞碍 。

　　与过孔肖似，不应奉行直角 90° 轨道转弯，由于它会增添寄生电容，导致性子阻抗发作变动，从而导致反射。如图 所示，完全正交走线° 弯曲，以局部耦合到邻近走线的噪声。

　　信号走线的宽度从源到负载该当是恒定的。变更迹线的宽度会发生阻抗变动（电阻、电感和电容），所以正在高速信号和线途阻抗不均衡的状况下会惹起反射。其它，应尽量淘汰电源和接地平面中的别离孔径（即宽过孔或长孔），由于它们会正在平面内发生不匀称区域。

　　短截线会发生反射，并有或许将波长可分天线增添到电途中。假使短截线长度或许是体例中任何已知信号的非四分之一波长整数，但入射的辐射 EM 波或许会正在短截线上发生共振。所以，正在布线时应避免带有承载高频或敏锐信号的走线的存根 。

　　走线别离可最大节制地淘汰一致或区别 PCB 层上相邻/平行迹线之间的串扰和电磁耦合。

　　凡是正派轨则走线之间的间隔（正在中央到中央之间丈量）应大于或等于 3 x 走线宽度。间隔越大，串扰和耦合越低。

　　大凡正在统一层走线的完全走线都是微带线。那是安顿正在地平面顶部的平面传输线。它们可能传输从直流到高频的信号。对付正在 PCB 的统一层上需求更众并行迹线且间距最小的特定状况，可能行使共面波导 (CPW)。

　　比方，与微带线比拟，接地的 CPW 通过将接地平面安顿正在电介质质料的底部和统一平面上来增添电途边缘的接地量，确保接地平面正在信号传输线的两侧相接延迟。它可能最大节制地淘汰 PCB 区别层上信号走线之间的串扰。

　　过孔正在众层 PCB 顶用于信号途由。即使打算失当，极少过孔会引入寄生电容和电感效应。应避免此类过孔并将其安顿正在离枢纽走线尽或许远的地方

　　。因为过孔中的寄生电容和电感，过孔和迹线之间存正在阻抗不行家，从而发生反射。当无法避免过孔时，应确保接地过孔亲密信号过孔安顿。这种安顿淘汰了性子阻抗值的变动，从而淘汰了反射。

　　。这合用于悉数字体例和混杂信号体例，两者都应行使参考平面层，而且不应正在参考导体不相接或全部没有参考导体的区域上布线。

　　PCB 叠层中的阻抗准备器可能准备出接地间隙。然而，高速信号该当正在联合的平面上布线，以确保有明晰的返回途途。

　　对付阻抗职掌体例，供应分隔的无误技巧是除了正在 PCB 叠层中安顿参考层以外，还行使共面安顿的接地灌注

　　。大凡，该历程是通过对比没有接地的迹线与统一叠层和层中的共面迹线的阻抗来查看邻近的导体奈何变更迹线的阻抗。即使接住址太近，分散寄生电容会与线途的分散自电容并联，所以阻抗会低落。